高安全电子设备中RAM测试算法的设计与实现
收藏资源简介
为了满足航空高安全电子设备领域的高可靠性和高安全性,解决内存故障给系统带来的不稳定性,针对内存的故障类型和典型的内存测试场景,设计出一种按数据总线、地址总线、存储单元划分功能电路,以总线宽度(字或双字)为测试基准,结合字内组合故障测试码的RAM测试算法。算法通过设置测试步进量调整存储单元测试地址的跨越幅度,满足不同测试场景对测试时间的需求。通过在一些型号项目的上电检测、内存故障定位等应用场景中的验证,算法的时间性能、错误检测率和可配置性等均能满足要求。