抗饱和数字控制器时延对闭环系统性能的影响

为了研究真实的数字控制器中控制量时延对闭环系统性能的影响,首先采用积分分离和不完全微分PID控制的方法,消除控制量饱和对闭环系统性能的影响;其次,在Simulink中建立以被控对象为双惯性环节的闭环控制系统模型,进行抗饱和PID实验仿真,得到阶跃响应曲线,并计算出理论控制系统的性能指标;再次,在相同被控对象的真实闭环控制系统中,用不同速度的单片机以及工控机IPC⁃610进行抗饱和PID控制实验,得到了几种真实的数字控制器的控制量时延值和阶跃响应曲线,从阶跃响应曲线中计算出每种真实数字控制器的动态性能指标、静态性能指标以及其他性能指标,将这几种真实的数字控制器的系统性能指标与理论系统性能指标进行比较,得到控制量时延值越小其系统性能指标就越接近理论系统性能指标的结果;最后,得出控制量时延的存在会使闭环系统性能变差以及控制量时延值越大对闭环系统性能影响就越大的结论。