内嵌PMOS的高维持电压LVTSCR设计

LVTSCR器件结构相对于普通SCR具有低电压触发特性而被广泛用于集成电路的片上静电放电(ESD)防护中。但是在ESD事件来临时,其维持电压过低易发生闩锁(latch-up)效应致使器件无法正常关断。为改进LVTSCR这一缺陷,提出了一种内嵌PMOS的高维持电压LVTSCR结构,即EmbeddedPMOSLVTSCR(EP-LVTSCR)。该结构基于内嵌PMOS组成的分流通路抽取阱内载流子,抑制寄生晶体管PNP与NPN正反馈效应,来提高器件抗闩锁能力;通过SentaurusTCAD仿真软件模拟0.18μmCMOS工艺,验证器件的电流电压(I-V)特性。实验结果表明,与传统LVTSCR相比较,EP-LVTSCR的维持电压从2.01V提升至4.50V,触发电压从8.54V降低到7.87V。该器件具有良好的电压钳位特性,适用于3.3V电源电路芯片上静电防护应用。

资料为PDF文档格式.

本文档关键词:电压,维持,PMOS,LVTSCR