电子电气工程师技术丛书 系统与芯片ESD防护的协同设计
作者：（美）弗拉迪斯拉夫·瓦什琴科（VladislavVashchenko）等著
出版时间：2019年版
丛编项： 电子电气工程师技术丛书
内容简介
本书涉及模拟集成电路和系统关键方面的系统级静电放电（ESD）保护设计。本书重点介绍嵌入式半导体集成电路（IC）、片上系统组件和集成电路系统级保护设计。本书基于IC系统的ESD保护的循序渐进的过程，结合集成电路级和系统级ESD测试方法的相关性探讨，提供一个详细可用的芯片级ESD测试方法。
目录
译者序
前言
第1章 系统级ESD设计1
1.1 认识ESD事件1
1.1.1 IC和系统级ESD应力1
1.1.2 IC元器件和系统ESD设计趋势2
1.2 片上ESD防护策略4
1.2.1 基于轨的ESD防护网络7
1.2.2 局部钳位网络和两级防护9
1.2.3 多电压域14
1.3 片外ESD防护策略15
1.3.1 高集成度的趋势：SoC和SiP15
1.3.2 ESD电压抑制16
1.3.3 电容和信号完整性18
1.3.4 片外网络的ESD抑制因素 20
1.4 基于ESD紧凑模型的防护网络仿真24
1.4.1 低压器件的ESD紧凑模型25
1.4.2 高压器件的ESD紧凑模型26
1.5 用混合模式电路仿真进行片上ESD设计29
1.5.1 基于TCAD的工业级ESD开发流程29
1.5.2 参数化器件和工艺的新方法31
1.6 小结36
第2章 系统级测试方法37
2.1 板级测试方法38
2.1.1 一般电气设备的IEC 61000-4-2标准和测试方法38
2.1.2 汽车标准 ISO 1060546
2.1.3 IEC 61000-4-5浪涌标准48
2.2 HMM测试53
2.2.1 具有ESD枪的HMM装置54
2.2.2 50Ω的HMM装置55
2.3 传输线脉冲表征56
2.3.1 TLP测试方法56
2.3.2 极快TLP测试方法60
2.4 ESD应力的瞬态波形表征63
2.4.1 ESD 波形校准64
2.4.2 HV电路的瞬态特性69
2.4.3 晶圆级HMM 装置的瞬态特性71
2.5 HMM测试仪相关72
2.5.1 测试装置和器件表征72
2.5.2 阻抗匹配和对失效水平的影响77
2.6 小结79
第3章 片上系统级ESD器件和钳位81
3.1 片上ESD设计的重要入门知识81
3.1.1 局部钳位和基于轨的防护网络81
3.1.2 半导体结构的电导率调制84
3.1.3 集成工艺中ESD相关细节87
3.1.4 ESD脉冲域的SOA和自防护93
3.2 系统级防护的低压ESD器件95
3.2.1 非回滞解决方案96
3.2.2 SCR和LVTSCR器件98
3.2.3 高维持电压SCR103
3.2.4 低压双向器件105
3.3 系统级防护的高压ESD器件108
3.3.1 高压有源钳位109
3.3.2 LDMOS-SCR器件110
3.3.3 高维持电压HV器件：雪崩二极管114
3.3.4 横向PNP ESD器件121
3.3.5 HV双向器件124
3.4 ESD单元设计原理126
3.4.1 不受欢迎的多叉指开启效应127
3.4.2 多晶硅镇流克服多叉指开启效应132
3.4.3 通过适当的单元布图工程克服多叉指不均匀开启效应135
3.4.4 金属化限制及优化136
3.5 ESD 器件工艺能力指数139
3.5.1 对器件工艺能力指数的认识139
3.5.2 雪崩二极管击穿的Cpk仿真143
3.5.3 NLDMOS-SCR钳位的Cpk分析148
3.6 总结152
第4章 系统级应力下的闩锁155
4.1 常规的I/O闩锁和核心电路闩锁156
4.1.1 闩锁仿真结构156
4.2 高压闩锁163
4.2.1 n外延-n外延闩锁163
4.2.2 有源保护环隔离和实验对比170
4.2.3 高压闩锁抑制规则174
4.3 TLU174
4.3.1 TLU闩锁测试175
4.3.2 电源轨中开关引脚的TLU176
4.3.3 TLU，基于独立ESD器件的简单网络179
4.3.4 TLU，片上和片外防护网络的影响181
4.4 应用案例184
4.4.1 LIN和CAN收发机185
4.4.2 CAN收发机案例研究188
4.5 总结191
第5章 IC与系统的ESD协同设计193
5.1 采用硅基TVS元器件进行片外ESD防护193
5.1.1 硅基TVS器件结构194
5.1.2 硅基TVS器件特性196
5.2 系统级ESD设计建模和仿真198
5.2.1 ESD测试模型198
5.2.2 ESD器件的行为模型198
5.2.3 TVS二极管模型200
5.2.4 板级无源元器件建模201
5.2.5 混合模式仿真203
5.3 基于数据手册的系统级ESD防护设计204
5.4 IC与系统的ESD协同设计概念206
5.4.1 基于TLP数据的协同设计方法207
5.4.2 基于HMM测试的IC与系统协同设计209
5.4.3 基于TLP和HMM测试的协同设计流程215
5.5 系统感知片上ESD防护设计216
5.5.1 案例研究的实验设置216
5.5.2 给外部IC引脚选择合适的ESD钳位器件216
5.5.3 基于先进CMOS工艺的协同设计222
5.5.4 元器件级ESD设计准则225
5.6 系统级ESD协同设计方法的比较229
5.6.1 基于数据手册的设计230
5.6.2 基于TLP特性的设计236
5.6.3 基于HMM测试的设计优化238
5.6.4 设计基准和比较239
5.7 总结241
5.8 展望24
参考文献245
缩略词表252
