欢迎访问学兔兔,学习、交流 分享 !

返回首页 |
当前位置: 首页 > 书籍手册>电子信息 >国防电子信息技术丛书 现代集成电路和电子系统的地球环境辐射效应 (日)伊部英治(EishiH.Ibe)著 2019年版

国防电子信息技术丛书 现代集成电路和电子系统的地球环境辐射效应 (日)伊部英治(EishiH.Ibe)著 2019年版

收藏
  • 大小:32.33 MB
  • 语言:中文版
  • 格式: PDF文档
  • 类别:电子信息
推荐:升级会员 无限下载,节约时间成本!
资源简介
国防电子信息技术丛书 现代集成电路和电子系统的地球环境辐射效应
作者:(日)伊部英治(EishiH.Ibe)著
出版时间:2019年版
内容简介
本书主要介绍广泛存在的各种辐射及其对电子设备和系统的影响,涵盖了造成ULSI器件出错和失效的多种辐射,包括电子、α射线、介子、γ射线、中子和重离子,从物理角度建模,以确定使用何种数学方法来分析辐射效应。本书对多种降低软错误影响的预测、检测、表征和缓解技术进行了分析和讨论。作者还展示了如何对在凝聚态物质中复杂的辐射效应进行建模,以量化和减少其影响,并解释了在环境辐射中包括服务器和路由器在内的电子系统是如何失效的。
目录
章 简介
1.1 地球环境次级粒子的基本知识
1.2 CMOS半导体器件和系统
1.3 两种主要的故障模式:电荷收集与双极放大
1.4 电子系统中故障条件下的四种架构:故障-错误-危害-失效
1.5 软错误研究的历史背景
1.6 本书的一般范围
参考文献
第2章 地球环境辐射场
2.1 一般性辐射来源
2.2 选择地球环境高能粒子的背景知识
2.3 航空高度的粒子能谱
2.4 地球环境的放射性同位素
2.5 本章小结
参考文献
第3章 辐射效应基础
3.1 辐射效应介绍
3.2 截面定义
3.3 光子引起的辐射效应(γ和X射线)
3.4 电子引起的辐射效应(β射线)
3.5 μ介子引起的辐射效应
3.6 质子引起的辐射效应
3.7 α粒子引起的辐射效应
3.8 低能中子引起的辐射效应
3.9 高能中子引起的辐射效应
3.10 重离子引起的辐射效应
3.11 本章小结
参考文献
第4章 电子器件和系统基础
4.1 电子元器件基础
4.1.1 DRAM(动态存取存储器)
4.1.2 CMOS反相器
4.1.3 SRAM(静态存取存储器)
4.1.4 浮栅存储器(闪存)
4.1.5 时序逻辑器件
4.1.6 组合逻辑器件
4.2 电子系统基础
4.2.1 FPGA(现场可编程门阵列)
4.2.2 处理器
4.3 本章小结
参考文献
第5章 单粒子效应辐照测试方法
5.1 场测试
5.2 α射线SEE测试
5.3 重离子辐照测试
5.4 质子束测试
5.5 高能μ介子测试方法
5.6 热/冷中子测试方法
5.7 高能中子测试
5.7.1 使用放射性同位素的中能中子源
5.7.2 单色的中子测试
5.7.3 类似单色的中子测试
5.7.4 散裂中子测试
5.7.5 中子能量和通量的衰减
5.8 测试条件以及注意事项
5.8.1 存储器
5.8.2 电路
5.9 本章小结
参考文献
第6章 集成器件级仿真技术
6.1 多尺度多物理软错误分析系统概述
6.2 相对二次碰撞和核反应模型
6.2.1 一个粒子能量谱的能量刻度设置
6.2.2 相对次级碰撞模型
6.2.3 ALS(实验系统)和ALLS(联合实验系统)
6.3 高能中子和质子的核内级联(INC)模型
6.3.1 核子与靶向核子的穿透过程
6.3.2 靶核中两个核之间二次碰撞概率的计算
6.3.3 核子-核子碰撞条件的确定
6.4 高能中子和质子蒸发模型
6.5 用于逆反应截面的广义蒸发模型(GEM)
6.6 中子俘获反应模型
6.7 自动器件建模
6.8 设置部件内部核裂变反应点的位置
6.9 离子追踪算法
6.10 错误模式模型
6.11 翻转截面的计算
6.12 在SRAM的22 nm设计规则下软错误的缩放效应预测
6.13 半导体器件中重元素核裂变效应影响的评估
6.14 故障上限仿真模型
6.15 故障上限仿真结果
6.15.1 电子
6.15.2 μ介子
6.15.3 质子的直接电离
6.15.4 质子裂变
6.15.5 低能中子
6.15.6 高能中子裂变
6.15.7 次级宇宙射线的对照
6.16 SOC的上限仿真方法
6.17 本章小结
参考文献
第7章 故障、错误和失效的预测、检测与分类技术
7.1 现场故障概述
7.2 预测和评估SEE引起的故障条件
7.2.1 衬底/阱/器件级
7.2.2 电路级
7.2.3 芯片/处理器级
7.2.4 PCB板级
7.2.5 操作系统级
7.2.6 应用级
7.3 原位检测SEE引起的故障条件
7.3.1 衬底/阱级
7.3.2 器件级
7.3.3 电路级
7.3.4 芯片/处理器级
7.3.5 PCB板/操作系统/应用级
7.4 故障条件分类
7.4.1 故障分类
7.4.2 时域中的错误分类
7.4.3 拓扑空间域中的存储器MCU分类技术
7.4.4 时序逻辑器件中的错误分类
7.4.5 失效分类:芯片/板级的部分/辐照测试
7.5 每种架构中的故障模式
7.5.1 故障模式
7.5.2 错误模式
7.5.3 失效模式
7.6 本章小结
参考文献
第8章 电子元件和系统的故障减缓技术
8.1 传统的基于叠层的减缓技术及其局限性与优化
8.1.1 衬底/器件级
8.1.2 电路/芯片/处理器层
8.1.3 多核处理器
8.1.4 PCB板/操作系统/应用级
8.1.5 实时系统:机动车与航空电子
8.1.6 局限性与优化
8.2 超减缓技术面临的挑战
8.2.1 软硬件协同工作
8.2.2 SEE响应波动下的失效减缓
8.2.3 跨层可靠性(CLR)/层间内建可靠性(LABIR)
8.2.4 症状驱动的系统容错技术
8.2.5 比较针对系统失效的减缓策略
8.2.6 近期挑战
8.3 本章小结
参考文献
第9章 总结
9.1 总结甚大规模集成器件和电子系统的地球环境辐射效应
9.2 将来的方向与挑战
附录
英文缩略语对照表
下载地址