电子电气基础课程规划教材 数字逻辑电路基础（第2版）
出版时间：2017年版
丛编项： 电子电气基础课程规划教材
内容简介
全书共10章，包括数制与编码、逻辑代数和硬件描述语言基础、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数模和模数转换、半导体存储器和可编程逻辑器件，各章后附有思考题和习题。本书是结合传统数字设计技术与*新数字设计技术编写的，书中保留了传统的卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术等方面内容，新增了以硬件描述语言（HDL）、可编程逻辑器件（PLD）的现代数字电路设计技术方面的内容。书中列举了大量的基于HDL的门电路、触发器、组合逻辑电路、时序逻辑电路、半导体存储器和数字系统设计的实例，供读者参考。每个设计实例都经过了电子设计自动化（EDA）软件的编译和仿真，确保无误。本教材图文并茂、通俗易懂，并配有电子课件和《数字电路学习指导与实验》辅导教材，可作为高等学校工科有关专业的教材和相关工程技术人员的参考书。
目录
目 录
第1章 数制与编码\t（1）
1．1 概述\t（1）
1．1．1 模拟电子技术和数字电子
技术\t（1）
1．1．2 脉冲信号和数字信号\t（1）
1．1．3 数字电路的特点\t（2）
1．2 数制及其转换\t（2）
1．3 编码\t（5）
1．3．1 二?十进制编码\t（5）
1．3．2 字符编码\t（6）
本章小结\t（7）
思考题和习题\t（7）
第2章 逻辑代数和硬件描述语言
基础\t（9）
2．1 逻辑代数基本概念\t（9）
2．1．1 逻辑常量和逻辑变量\t（9）
2．1．2 基本逻辑和复合逻辑\t（9）
2．1．3 逻辑函数的表示方法\t（13）
2．1．4 逻辑函数的相等\t（15）
2．2 逻辑代数的运算法则\t（16）
2．2．1 逻辑代数的基本公式\t（16）
2．2．2 逻辑代数的基本定理\t（16）
2．2．3 逻辑代数的常用公式\t（17）
2．2．4 异或运算公式\t（19）
2．3 逻辑函数的表达式\t（19）
2．3．1 逻辑函数常用表达式\t（19）
2．3．2 逻辑函数的标准表达式\t（20）
2．4 逻辑函数的简化法\t（22）
2．4．1 逻辑函数简化的意义\t（22）
2．4．2 逻辑函数的公式简化法\t（23）
2．4．3 逻辑函数的卡诺图
简化法\t（24）
2．5 Verilog HDL基础\t（28）
2．5．1 Verilog HDL设计模块的
基本结构\t（29）
2．5．2 Verilog HDL的词法\t（30）
2．5．3 Verilog HDL的语句\t（36）
2．5．4 不同抽象级别的
Verilog HDL模型\t（42）
本章小结\t（43）
思考题和习题\t（43）
第3章 门电路\t（45）
3．1 概述\t（45）
3．2 晶体二极管和三极管的
开关特性\t（46）
3．2．1 晶体二极管的开关特性\t（46）
3．2．2 晶体三极管的开关特性\t（50）
3．3 分立元件门\t（54）
3．3．1 二极管与门\t（54）
3．3．2 二极管或门\t（55）
3．3．3 三极管非门\t（56）
3．3．4 复合逻辑门\t（56）
3．3．5 正逻辑和负逻辑\t（58）
3．4 TTL集成门\t（58）
3．4．1 TTL集成与非门\t（59）
3．4．2 TTL与非门的外部特性\t（60）
3．4．3 TTL与非门的主要参数\t（64）
3．4．4 TTL与非门的改进电路\t（65）
3．4．5 TTL其他类型的集成
电路\t（66）
3．4．6 TTL集成电路多余输入端
的处理\t（68）
3．4．7 TTL电路的系列产品\t（69）
3．5 其他类型的双极型集成
电路\t（69）
3．5．1 ECL电路\t（69）
3．5．2 I2L电路\t（70）
3．6 MOS集成门\t（70）
3．6．1 MOS管\t（70）
3．6．2 MOS反相器\t（72）
3．6．3 MOS门\t（74）
3．6．4 CMOS门的外部特性\t（77）
3．7 基于Verilog HDL的门电路
设计\t（78）
3．7．1 用assign语句建模方法
实现门电路的描述\t（79）
3．7．2 用门级元件例化建模方式
来描述门电路\t（80）
本章小结\t（81）
思考题和习题\t（81）
第4章 组合逻辑电路\t（85）
4．1 概述\t（85）
4．1．1 组合逻辑电路的结构和
特点\t（85）
4．1．2 组合逻辑电路的分析
方法\t（85）
4．1．3 组合逻辑电路的设计
方法\t（86）
4．2 若干常用的组合逻辑电路\t（90）
4．2．1 算术运算电路\t（90）
4．2．2 编码器\t（92）
4．2．3 译码器\t（94）
4．2．4 数据选择器\t（98）
4．2．5 数值比较器\t（100）
4．2．6 奇偶校验器\t（102）
4．3 组合逻辑电路设计\t（104）
4．3．1 采用中规模集成部件
实现组合逻辑电路\t（104）
4．3．2 基于Verilog HDL的组合
逻辑电路的设计\t（108）
4．4 组合逻辑电路的竞争-冒险
现象\t（118）
本章小结\t（120）
思考题和习题\t（121）
第5章 触发器\t（124）
5．1 概述\t（124）
5．2 基本RS触发器\t（124）
5．2．1 由与非门构成的基本
RS触发器\t（125）
5．2．2 由或非门构成的基本
RS触发器\t（127）
5．3 钟控触发器\t（128）
5．4 集成触发器\t（132）
5．4．1 主从JK触发器\t（132）
5．4．2 边沿JK触发器\t（134）
5．4．3 维持-阻塞结构集成
触发器\t（135）
5．5 触发器之间的转换\t（136）
5．6 基于Verilog HDL的触发器
设计\t（138）
5．6．1 基本RS触发器的设计\t（138）
5．6．2 D锁存器的设计\t（139）
5．6．3 D触发器的设计\t（140）
5．6．4 JK触发器的设计\t（141）
本章小结\t（142）
思考题和习题\t（142）
第6章 时序逻辑电路\t（145）
6．1 概述\t（145）
6．2 寄存器和移位寄存器\t（148）
6．2．1 寄存器\t（148）
6．2．2 移位寄存器\t（148）
6．2．3 集成移位寄存器\t（150）
6．3 计数器\t（152）
6．3．1 同步计数器的分析\t（152）
6．3．2 异步计数器的分析\t（155）
6．3．3 集成计数器\t（159）
6．4 时序逻辑电路的设计\t（162）
6．4．1 同步计数器的设计\t（163）
6．4．2 异步计数器的设计\t（166）
6．4．3 移存型计数器的设计\t（169）
6．4．4 一般同步时序逻辑电路的
设计\t（172）
6．5 基于Verilog HDL的时序
逻辑电路的设计\t（174）
6．5．1 数码寄存器的设计\t（174）
6．5．2 移位寄存器的设计\t（176）
6．5．3 计数器的设计\t（177）
6．5．4 顺序脉冲发生器的设计\t（181）
6．5．5 序列信号发生器的设计\t（182）
6．5．6 序列信号检测器的设计\t（184）
本章小结\t（184）
思考题和习题\t（185）
第7章 脉冲单元电路\t（188）
7．1 概述\t（188）
7．1．1 脉冲单元电路的分类、
结构和波形参数\t（188）
7．1．2 脉冲波形参数的分析
方法\t（189）
7．1．3 555定时器\t（189）
7．2 施密特触发器\t（191）
7．2．1 用555定时器构成施密
特触发器\t（191）
7．2．2 集成施密特触发器\t（193）
7．3 单稳态触发器\t（194）
7．3．1 用555定时器构成单稳态
触发器\t（194）
7．3．2 集成单稳态触发器\t（195）
7．4 多谐振荡器\t（198）
7．4．1 用555定时器构成多谐
振荡器\t（198）
7．4．2 用门电路构成多谐
振荡器\t（200）
7．4．3 石英晶体振荡器\t（201）
7．4．4 用施密特电路构成多谐
振荡器\t（201）
本章小结\t（202）
思考题和习题\t（202）
第8章 数/模和模/数转换\t（204）
8．1 概述\t（204）
8．2 数/模（D/A）转换\t（205）
8．2．1 D/A转换器的结构\t（205）
8．2．2 D/A转换器的主要技术
指标\t（209）
8．2．3 集成D/A转换器\t（210）
8．3 模/数（A/D）转换\t（211）
8．3．1 A/D转换器的基本原理\t（212）
8．3．2 A/D转换器的类型\t（214）
8．3．3 A/D转换器的主要技术
指标\t（218）
8．3．4 集成A/D转换器\t（219）
本章小结\t（220）
思考题和习题\t（221）
第9章 半导体存储器\t（222）
9．1 概述\t（222）
9．1．1 半导体存储器的结构\t（222）
9．1．2 半导体存储器的分类\t（223）
9．2 随机存储器\t（223）
9．2．1 静态随机存储器
（SRAM）\t（223）
9．2．2 动态随机存储器
（DRAM）\t（224）
9．2．3 随机存储器的典型芯片\t（225）
9．2．4 随机存储器的扩展\t（226）
9．3 只读存储器\t（228）
9．3．1 固定ROM\t（228）
9．3．2 可编程只读存储器\t（229）
9．3．3 可擦除可编程只读
存储器\t（229）
9．3．4 ROM的应用\t（230）
9．3．5 可编程逻辑阵列PLA\t（231）
9．4 基于Verilog HDL的存储器
设计\t（232）
9．4．1 RAM设计\t（232）
9．4．2 ROM的设计\t（234）
本章小结\t（235）
思考题和习题\t（236）
第10章 可编程逻辑器件\t（237）
10．1 PLD的基本原理\t（237）
10．1．1 PLD的分类\t（237）
10．1．2 阵列型PLD\t（239）
10．1．3 现场可编程门阵列
（FPGA）\t（243）
10．1．4 基于查找表（LUT）
的结构\t（245）
10．2 PLD的设计技术\t（247）
10．2．1 PLD的设计方法\t（248）
10．2．2 PLD的设计流程\t（248）
10．2．3 在系统可编程技术\t（251）
10．2．4 边界扫描技术\t（253）
10．3 PLD的编程与配置\t（254）
10．3．1 CPLD的ISP方式编程\t（255）
10．3．2 使用PC的并口配置
FPGA\t（256）
本章小结\t（256）
思考题和习题\t（257）
附录A 国产半导体集成电路型号
命名法（GB3430―82）\t（258）
参考文献
