可逆逻辑电路综合及可测性设计技术
作者：胡靖 著
出版时间：2014年版
内容简介
《可逆逻辑电路综合及可测性设计技术》中分析了可逆电路的工作特点、综合优化及其性能分析等问题，以矩阵模型和符号代数作为理论基础，提出了一种符号综合方法；《可逆逻辑电路综合及可测性设计技术》研究了可逆电路的时延分析问题，针对串扰对电路的时延带来的影响，探讨了串扰时延的计算方法，进一步在考虑面积、时延、串扰等条件约束下利用成本函数来指导综合过程。
目录
第1章概述
1.1集成电路技术的发展和研究目标
1.1.1集成电路发展带来的挑战
1.1.2研究意义和研究目标
1.2国内外的研究现状
1.2.1低功耗电路结构
1.2.2低功耗性能分析
1.3本书的研究内容
第2章集成电路低功耗设计概述
2.1集成电路功耗的组成
2.2集成电路低功耗设计方法
2.2.1集成电路的功耗分析
2.2.2低功耗设计方法
2.2.3不同层次的低功耗设计技术
2.3本章小结
第3章可逆逻辑电路
3.1引言
3.2可逆
3.3可逆逻辑门
3.3.1NOT逻辑门
3.3.2CNOT逻辑门
3.3.3（2—bit）Toffoli逻辑门
3.3.4（m—bit）Tbffoli逻辑门
3.3.5交换门
3.3.6控制交换门
3.4本章小结
第4章可逆电路的符号综合方法
4.1引言
4.2不可逆逻辑的可逆化
4.3模板匹配法
4.4符号综合方法
4.4.1数学模型
4.4.2符号代数方法
4.4.3缩减时延
4.4.4成本函数
4.4.5减少垃圾线
4.4.6算法描述
4.4.7实验结果
4.5本章小结
第5章考虑串扰的可逆电路综合
5.1引言
5.2串扰时延模型
5.2.1串扰计算
5.2.2串扰时延模型
5.3交换线间排列
5.4成本函数CF的确定
5.5综合算法
5.6实验结果
5.7本章小结
第6章工艺参数变动下可逆电路的时延和漏功耗分析
6.1引言
6.2工艺参数变动下的时延分析
6.2.1加法ADD操作
6.2.2取最大值MAX操作
6.3工艺参数变动下的漏功耗分析
6.4实验结果
6.5本章小结
第7章工艺参数变动下可逆电路的层次化性能分析
7.1引言
7.2层次模型
7.3物理级和逻辑级的详细分析
7.4层次化性能分析
7.4.1层次化方差分析
7.4.2CH（相关系数一海森矩阵）参数约简方法
7.5探索时空参数下的高次模型拟合
7.5.1时空参数分析
7.5.2空间参数分析
7.6实验结果
7.7本章小结
第8章可逆电路的测试综合方法
8.1引言
8.2经典电路的测试技术
8.2.1故障类型及建模
8.2.2故障模拟
8.2.3自动测试向量生成方法
8.2.4扫描设计
8.3可逆逻辑电路的可测性设计方法
8.3.1可测性可逆逻辑的基本概念
8.3.2构造可逆电路可测性实现的分析算法
8.3.3实验结果
8.4内建自测试
8.4.1伪随机序列生成电路
8.4.2LF—R序列与反馈多项式的关系
8.4.3LFSR序列特性
8.4.4伪随机序列电路的设计
8.5本章小结
结语
附录
附录1术语表
附录2Grobner基
附录3典型的可逆电路综合算法
附录4实验所用到的部分可逆电路
参考文献
后记
