超大规模集成电路系统导论：逻辑、电路与系统设计
作者：林铭波著；刘艳艳等译；张为审校
出版时间：2015年版
内容简介
本书对超大规模集成电路与系统的分析与设计进行了全面介绍。从电路与版图设计基础知识出发，再逐步深入，对超大规模集成电路设计进行了详尽阐述。本书由浅入深，理论联系实际，同时提供了大量的图表和设计实例。全书共16章。第1章至第6章主要介绍层次化IC设计、标准CMOS逻辑设计、金属氧化物半导体（MOS）晶体管的物理学原理、器件制造、物理版图、电路仿真、功耗和低功耗设计规则及技巧。第7章至第9章介绍了静态逻辑和动态逻辑以及时序逻辑。第10章至第16章以及附录部分关注系统设计，主要包括数据通路子系统设计、存储器模块、设计方法和实现方式、互连线、电源分布与时钟设计、输入/输出模块、ESD保护网络以及测试和可测性设计等内容。
目 录
第1章 绪论
11 VLSI简介
111 简介
112 VLSI电路的基本特征
113 VLSI电路设计中存在的
问题
114 VLSI经济学
12 开关MOS晶体管
121 nMOS晶体管
122 pMOS晶体管
123 CMOS传输门
124 简单开关逻辑设计
125 CMOS逻辑设计规则
13 VLSI设计与制造
131 设计技术
132 单元设计
133 CMOS工艺
134 CMOS版图
135 版图设计规则
14 数字系统的实现方法
141 未来趋势
142 实现方式
15 小结
参考文献
习题
第2章 MOS晶体管基础
21 半导体基础
211 本征半导体
212 非本征半导体
213 载流子输运过程
22 pn结
221 pn结
222 金属半导体结
23 MOS晶体管理论
231 MOS系统
232 MOS晶体管工作原理
233 MOS晶体管的I.V特性
234 按比例缩小理论
24 MOS晶体管的高级特性
241 MOS晶体管的非理想特性
242 阈值电压效应
243 泄漏电流
244 短沟道I.V特性
245 温度效应
246 MOS晶体管的限制
25 SPICE和建模
251 SPICE简介
252 二极管模型
253 MOS晶体管模型
26 小结
参考文献
习题
第3章 CMOS集成电路制造
31 基本工艺
311 热氧化
312 掺杂工艺
313 光刻
314 薄膜去除
315 薄膜淀积
32 各种材料及其应用
321 绝缘体
322 半导体
323 导体
33 工艺集成
331 FEOL
332 BEOL
333 后端工艺
34 先进CMOS工艺和器件
341 先进CMOS工艺器件
342 先进CMOS工艺
35 小结
参考文献
习题
第4章 版图设计
41 版图设计规则
411 版图设计的基本概念
412 基本结构的版图
413 高级版图设计讨论
414 相关CAD工具
42 CMOS闩锁及其预防
421 CMOS闩锁
422 闩锁的预防
43 版图设计
431 单元概念
432 基本版图设计
44 复杂逻辑门的版图设计方法
441 源/漏共享
442 欧拉路径法
443 版图设计小结
45 小结
参考文献
习题
第5章 延迟模型和路径延迟优化
51 MOS晶体管的电阻和电容
511 MOS晶体管的电阻
512 MOS晶体管的电容
52 传输延迟与延迟模型
521 电压电平与噪声容限
522 与时序相关的基本术语
523 传输延迟
524 单元延迟模型
525 Elmore延迟模型
53 路径延迟优化
531 驱动较大容性负载
532 路径延迟优化
533 逻辑功效和路径延迟
优化
54 小结
参考文献
习题
第6章 功耗与低功耗设计
61 功耗
611 功耗的组成部分
612 动态功耗
613 设计裕度
614 确定导线宽度
62 低功耗逻辑设计原则
621 基本原则
622 降低电压摆幅
623 减少转换操作
624 减小开关电容
63 低功耗逻辑架构
631 流水线技术
632 并行处理技术
64 功率管理
641 基本技术
642 动态功率管理
65 小结
参考文献
习题
第7章 静态逻辑电路
71 基本静态逻辑电路
711 静态逻辑电路的类型
712 CMOS反相器
713 与非门
714 或非门
715 基本门尺寸
72 单轨逻辑电路
721 CMOS逻辑电路
722 基于TG的逻辑电路
723 有比逻辑电路
73 双轨逻辑电路
731 共源共栅电压开关逻辑
（CVSL）
732 互补传输晶体管逻辑
（CPL）
733 DCVSPG
734 双传输晶体管逻辑
（DPL）
74 小结
参考文献
习题
第8章 动态逻辑电路
81 动态逻辑简介
811 MOS管开关
812 基本动态逻辑
813 局部放电冒险
814 动态逻辑电路类型
82 动态逻辑的非理想效应
821 开关的泄漏电流
822 电荷注入和电容耦合
823 电荷损失效应
824 电荷共享效应
825 电源噪声
83 单轨动态逻辑
831 多米诺逻辑
832 np多米诺逻辑
833 两相不交叠时钟模式
834 时钟延迟多米诺逻辑
835 条件电荷管理器
84 双轨动态逻辑
841 双轨多米诺逻辑
842 动态CVSL
843 基于读出放大器的动态
逻辑
85 钟控CMOS逻辑
851 钟控单轨逻辑
852 钟控双轨逻辑
86 小结
参考文献
习题
第9章 时序逻辑设计
91 时序逻辑基础
911 霍夫曼模型
912 基本存储器件
913 亚稳态和冒险
914 仲裁器
92 存储元件
921 静态存储元件
922 动态存储单元
923 脉冲调制锁存器
924 准动态触发器
925 低功耗触发器
93 钟控系统中的时序问题
931 触发器系统的时序问题
932 时钟偏移
933 锁存器系统的时序问题
934 脉冲锁存器（Pulsed.Latch）
系统的时序问题
94 流水线系统
941 流水线系统分类
942 同步流水线
943 异步流水线
944 波形流水线
95 小结
参考文献
习题
第10章 数据通路设计
101 基本组合元件
1011 译码器
1012 编码器
1013 多路选择器
1014 多路分配器
1015 幅值比较器
102 基本的时序元件
1021 寄存器
1022 移位寄存器
1023 计数器
1024 序列发生器
103 移位器
1031 基本移位操作
1032 移位器的实现方法
104 加法/减法
1041 基本全加器
1042 n位加法器/减法器
1043 并行前置加法器
105 乘法
1051 符号乘法器
1052 有符号乘法器
106 除法
1061 不恢复除法
1062 不恢复除法的实现
方法
107 小结
参考文献
习题
第11章 存储器
111 简介
1111 存储器分类
1112 存储器结构
1113 存储器存取时序
112 静态随机存取存储器
1121 RAM核结构
1122 SRAM的工作原理
1123 行译码器
1124 列译码器/多路选择器
1125 读出放大器
1126 ATD电路和时序的
产生
113 动态随机存取存储器
1131 单元结构
1132 存储阵列结构
114 只读存储器
1141 或非型ROM
1142 与非型ROM
115 非易失性存储器
1151 闪存
1152 其他非易失性存储器
116 其他存储器件
1161 内容寻址存储器
1162 寄存器文件
1163 双端口RAM
1164 可编程逻辑阵列
1165 FIFO
117 小结
参考文献
习题
第12章 设计方法和实现方式
121 设计方法和实现架构
1211 系统级设计
1212 RTL级设计
1213 实现架构
122 综合流程
1221 一般综合流程
1222 RTL综合流程
1223 物理综合流程
123 数字系统的实现方式
1231 基于平台实现的系统
1232 ASIC
1233 现场可编程器件
1234 实现方式的选择
124 实例研究――简单启动/停止
定时器
1241 设计要求
1242 基于μP的设计
1243 基于FPGA的设计
1244 基于单元的设计
125 小结
参考文献
习题
第13章 互连线
131 RLC寄生器件
1311 电阻
1312 电容
1313 电感
132 互连线和仿真模型
1321 互连线模型
1322 仿真模型
133 互连线的寄生效应
1331 RC延迟
1332 电容耦合效应
1333 RLC效应
134 传输线模型
1341 损传输线
1342 有损传输线
1343 传输线终端
135 高级专题
1351 自定时再生器（STR）
1352 片上网络
1353 考虑互连线的逻辑功效
136 小结
参考文献
习题
第14章 电源分布和时钟设计
141 电源分布网络
1411 电源分布网络设计中的
问题
1412 电源分布网路
142 时钟产生和分配网络
1421 时钟系统架构
1422 时钟产生电路
1423 时钟分配网络
143 锁相环/延迟锁定回路
1431 电荷泵PLL
1432 全数字PLL
1433 延迟锁定回路
144 小结
参考文献
习题
第15章 输入/输出模块和ESD保护
网络
151 普通芯片结构
1511 普通芯片结构简介
1512 常规考虑
152 输入缓冲器
1521 施密特电路
1522 电平转换电路
1523 差分缓冲器
153 输出驱动器/缓冲器
1531 唯nMOS缓冲器
1532 三态缓冲器设计
1533 双向I/O电路
1534 驱动传输线
1535 同步转换噪声
154 静电放电保护网络
1541 ESD模型和设计问题
1542 常规ESD保护网络
1543 ESD保护网络
155 小结
参考文献
习题
第16章 测试、 验证和可测性设计
161 VLSI测试简介
1611 验证测试
1612 晶圆测试
1613 器件测试
162 故障模型
1621 故障模型
1622 故障检测
163 自动测试信号产生
1631 测试向量
1632 路径敏化
164 可测性电路设计
1641 特定法
1642 扫描路径法
1643 内建自测试
1644 边界扫描标准――
IEEE 11491
165 系统级测试
1651 SRAM BIST和March
测试
1652 核测试
1653 SoC测试
166 小结
参考文献
习题
附录A Verilog HDL/SystemVerilog
简介
术语表
