EDA技术实用教程：Verilog HDL版 第五版
作 者： 潘松,黄继业,潘明 编著
出版时间： 2013
内容简介
本书根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地对EDA技术、Verilog HDL硬件描述语言、FPGA开发应用及相关知识做了系统和完整的介绍，使读者通过本书的学习并完成推荐的实验，能初步了解和掌握EDA的基本内容及实用技术。本书包括EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理、以向导形式和实例为主的方法介绍的多种不同的设计输入方法、对Verilog的设计优化以及基于EDA技术的典型设计项目。各章都安排了习题或针对性较强的实验与设计。书中列举的大部分Verilog设计实例和实验示例实现的EDA工具平台是Quartus II，硬件平台是Cyclone III系列FPGA，并在EDA实验系统上通过了硬件测试。本书可作为高等院校电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等学科的本科生或研究生的电子设计、EDA技术课程和Verilog HDL硬件描述语言的教材及实验指导书，同时也可作为相关专业技术人员的自学参考书。
目录
第1章 EDA技术概述 1.1 EDA技术及其发展 1.2 EDA技术实现目标 1.3 硬件描述语言Verilog HDL 1.4 其他常用HDL 1.5 HDL综合 1.6 自顶向下的设计技术 1.7 EDA技术的优势 1.8 EDA设计流程 1.8.1 设计输入（原理图/HDL文本编辑） 1.8.2 综合 1.8.3 适配 1.8.4 时序仿真与功能仿真 1.8.5 编程下载 1.8.6 硬件测试 1.9 ASIC及其设计流程 1.9.1 ASIC设计简介 1.9.2 ASIC设计一般流程简述 1.10 常用EDA工具 1.10.1 设计输入编辑器 1.10.2 HDL综合器 1.10.3 仿真器 1.10.4 适配器 1.10.5 下载器 1.11 Quartus II概述 1.12 IP核 1.13 EDA技术发展趋势管窥 习题 第2章 FPGA与CPLD的结构原理 2.1 PLD概述 2.1.1 PLD的发展历程 2.1.2 PLD分类 2.2 简单PLD结构原理 2.2.1 逻辑元件符号表示 2.2.2 PROM结构原理 2.2.3 PLA结构原理 2.2.4 PAL结构原理 2.2.5 GAL结构原理 2.3 CPLD的结构原理 2.4 FPGA的结构原理 2.4.1 查找表逻辑结构 2.4.2 Cyclone III系列器件的结构原理 2.5 硬件测试 2.5.1 内部逻辑测试 2.5.2 JTAG边界扫描 2.6 PLD产品概述 2.6.1 Altera公司的PLD器件 2.6.2 Lattice公司的PLD器件 2.6.3 Xilinx公司的PLD器件 2.6.4 Actel公司的PLD器件 2.6.5 Altera的FPGA配置方式 2.7 CPLD/FPGA的编程与配置 2.7.1 CPLD在系统编程 2.7.2 FPGA配置方式 2.7.3 FPGA专用配置器件 2.7.4 使用单片机配置FPGA 2.7.5 使用CPLD配置FPGA 习题 第3章 组合电路的Verilog设计 3.1 半加器电路的Verilog描述 3.2 多路选择器的Verilog描述 3.2.1 4选1多路选择器及case语句表述方式 3.2.2 4选1多路选择器及assign语句表述方式 3.2.3 4选1多路选择器及条件赋值语句表述方式 3.2.4 4选1多路选择器及条件语句表述方式 3.3 Verilog加法器设计 3.3.1 全加器设计及例化语句应用 3.3.2 半加器的UDP结构建模描述方式 3.3.3 利用UDP元件设计多路选择器 3.3.4 8位加法器设计及算术操作符应用 3.3.5 算术运算操作符 3.3.6 BCD码加法器设计 3.4 组合逻辑乘法器设计 3.4.1 参数定义关键词parameter和localparam 3.4.2 整数型寄存器类型定义 3.4.3 for语句用法 3.4.4 移位操作符及其用法 3.4.5 两则乘法器设计示例 3.4.6 repeat语句用法 3.4.7 while语句用法 3.4.8 parameter的参数传递功能 3.5 RTL概念 习题 第4章 时序仿真与硬件实现 4.1 Verilog程序输入与仿真测试 4.1.1 编辑和输入设计文件 4.1.2 创建工程 4.1.3 全程编译前约束项目设置 4.1.4 全程综合与编译 4.1.5 时序仿真 4.1.6 RTL图观察器应用 4.2 引脚锁定与硬件测试 4.2.1 引脚锁定
